Der amerikanische Riese Micron Technology hat kürzlich seine Karten auf den Tisch gelegt und eine Mehrgenerationenstrategie für seine DRAM-, HBM- und NAND-Produkte detailliert beschrieben.
Diese Ankündigung erfolgt in einem Kontext, in dem die Nachfrage nach Speicher aufgrund der immer komplexeren und anspruchsvolleren KI explodiert. Der Hersteller von Speicherkomponenten möchte die Bandbreite, Kapazität und Energieeffizienz bereitstellen, die für den weiteren Aufstieg der KI erforderlich sind, und zwar von traditionellen planaren Lösungen zu innovativen vertikalen 3D-Architekturen.
Diese Technologieoffensive, die ab Ende 2027 verstärkt werden soll, ist eine direkte Reaktion auf die starke Konkurrenz von Samsung und SK Hynix, aber auch auf den Aufstieg chinesischer Player wie CXMT.
Was ändert Microns neue Roadmap für DDR6 und LPDDR6?
Die neue Roadmap von Micron verspricht erhebliche Fortschritte mit DDR6-Speicher ausgelegt, um die Bandbreite mehr als zu verdoppeln des aktuellen DDR5.
Dieser dramatische Anstieg ist auf hochzuverlässige Server und KI-Anwendungen ausgelegt. Gleichzeitig der zukünftige Standard des DDR6-Speichers wird von LPDDR6-Speicher begleitet das auf Energieeffizienz mit einer angestrebten Verbrauchsreduzierung von mehr als 35 % setzt im Vergleich zu LPDDR5.
Diese Entwicklungen basieren auf Microns neuem Herstellungsverfahren namens 1-Delta (1δ), was eine verbesserte Bitdichte verspricht und Kontrolle des Prozesses auf der Angström-Skala.
Für Rechenzentrumsbetreiber ist eine verbesserte Energieeffizienz von entscheidender Bedeutung und wirkt sich direkt auf die Betriebskosten und die Fähigkeit zur Verdichtung von KI-Infrastrukturen aus. Micron erwähnte auch RDIMM-Module (Serverspeichermodul) mit einer Kapazität von 1 TB.
Ist vertikales HBM (vHBM) der nächste Schritt für KI?
Micron setzt mit vHBM massiv auf eine vertikale ArchitekturDabei wird Speicher direkt auf dem Computerchip gestapelt (wie bei einer GPU). Dies ist eine radikale Veränderung gegenüber der Entwicklung des HBM-Speichers traditionell, das neben dem Prozessor platziert wird.
Ziel ist es, einen möglichst kurzen Weg zu schaffen zwischen Speicher und Rechenleistung, um die Bandbreite pro Watt zu verbessern und die Verarbeitung von KI-Modellen zu beschleunigen.
Diese Vision ist ehrgeizig, birgt jedoch auch einige Herausforderungen, insbesondere die Wärmeableitung. Durch das Stapeln solch dichter Komponenten entsteht erhebliche Wärme, die effizient abgeführt werden muss.
Micron arbeitet an hybriden Kupfer-Kupfer-Bondlösungen und fortschrittliche Kühlkörper, um dieses Problem zu lösen. Dieser vertikale Ansatz ist Microns Antwort auf eine einfache Realität: Flache Architekturen stoßen an ihre Grenzen und der einzige Weg zum Fortschritt führt nach oben.
Ist Micron allein in diesem KI-Speicherwettlauf?
Micron ist auf diesem hart umkämpften Schachbrett bei weitem nicht der Einzige. Seine beiden historischen Rivalen, Samsung und SK Hynixhaben ihre eigenen Strategien, um die gleichen Probleme anzugehen.
Samsung beispielsweise demonstrierte eine 3D-Architektur, die darauf abzielt, sowohl HBM als auch NAND zu stapeln und so ultraschnellen RAM und Massenspeicher in einem einzigen Block zu vereinen.
SK Hynix, dank seiner Partnerschaft mit Nvidia derzeit führend auf dem HBM-Markt, hat seinerseits öffentlich zugegeben, dass HBM allein in Zukunft nicht mehr ausreichen würde. Der Hersteller erkundet Wege wie den HBF (High-Bandwidth Flash), eine Art NAND-Speicher mit einer Leistung, die der von DRAM nahe kommt.
Dieser Wettbewerb zwischen Speichermoduldesignern ist eine hervorragende Nachricht für das KI-Ökosystem, da er architektonische Innovationen beschleunigt, die über den Wettlauf um Produktionsmengen hinausgehen.
Wie wird 400-Layer-G11-NAND den Speicher verändern?
Der zukünftige G11 NAND-Speicher von Micron stellt einen großen Schritt in Sachen Speicher dar. Mit einer Architektur mit mehr als 400 Schichten gestapelt mit Technologie Wafer-auf-Wafer-BondingZiel ist es, die Bitdichte im Vergleich zur aktuellen Generation zu verdoppeln.
Konkret bedeutet dies, dass auf gleicher Fläche doppelt so viele Daten gespeichert werden können, was die Unterbringung von KI-Modellen und Datensätzen erleichtert, die mittlerweile Terabytes wiegen.
Aber die Dichte ist nicht das einzige Problem. Micron kündigt außerdem eine bis zu 1,5-mal schnellere I/O-Geschwindigkeit (Eingabe/Ausgabe) an und eine Reduzierung des Energieverbrauchs pro übertragenem Bit um mehr als 25 %.
Durch die schnellere und wirtschaftlichere Platzierung von mehr Daten in der Nähe von Prozessoren hofft Micron, die Speicherung zu einem aktiven Teilnehmer zu machen zur KI-Berechnung und nicht länger ein einfaches Passivlager.
